摘要： 隨著通信帶寬的大幅提升，低抖動作為多場景應(yīng)用中信號傳輸質(zhì)量的關(guān)鍵指標(biāo)，已成為信號完整性研究的重要方向。56 Gbaud的Retimer芯片是高性能計算機光互連數(shù)據(jù)傳輸?shù)年P(guān)鍵核心芯片，其抖動性能也制約著光模塊高性能計算機的整體性能。針對傳統(tǒng)高速Retimer芯片抖動性能低的難題，首次提出了數(shù)據(jù)速率超過100 Gbps的低抖動Retimer電路。Retimer電路基于CDR+PLL... （共9頁）